roboforum.ru

Я вот что подумал, нада чтобы это осциллограф можно было собрать в ДИП корпусах, дабы каждый жилающий мог его сам сделать. Ну а линивые пусть покупают уже готовый запаяный.

опыт продажи миниботов показал что брать будут в максимально собранной комплектации
тем более что плисину никто программить все равно не будет

да?.... я бы попаял... нет, вам конечно виднее... опыта у вас больше. Но вариант с "рассыпухой" я бы не исключал. А плисину запрограммированную можно и в комплект вложить.

это ты UPSу будешь расказывать
он единственный кто заказал чистые платы, протрахавшись несколько недель с поиском комплектующих сегодня заказа 2 запаяных минибота.

Паять не трудно, трудно спроектировать... Я тут щас с ПЛИСами сижу разбираюсь - не так уж оно и просто, это вам не контроллеры... В общем-то переброску из АЦП в память я уже могу соорудить, а вот до использования NIOS-II мне пока далеко...

А по поводу дипов - нормального АЦП щас в дипе уже не найдешь, процессоры тоже далеко не все есть, разве-что операционники еще делают диповские. Про память я лучше промолчу... (там ужасный tsop или как его там...)

mixer писал(а):... нет, вам конечно виднее... опыта у вас больше...

EdGull писал(а):это ты UPSу будешь расказывать
он единственный кто заказал чистые платы, протрахавшись несколько недель с поиском комплектующих сегодня заказа 2 запаяных минибота.

А я то наивный чукотский юноша все пытаюсь на DIP переделать, да на ЛУТ

Так ведь и придется заказывать

Ну, я и LQFP ЛУТом делал...
Другое дело что там где многоногие чипы в большом количестве - неизбежно будет двуслойка, причем довольно сложная...

Добавлено спустя 7 минут 47 секунд:
В общем будем ждать предварительных схем, а там уже видно будет. Не важно какой будет выход, начинать надо с усилителей и синхроцепочки...

xQFP и xSOP без проблем паяются ЛУТом и прямыми руками, поэтому предлагаю не зацикливаться на ДИПе. А почему нужно использовать именно ПЛИС? АРМом или каким нибудь DSP не получиться обойтись?

Потому что поток данных очень большой. ARM тут не намного лучше чем AVR. Данные идут постоянно, а если их пытаться на лету в пачки собирать и отправлять - тут никакого проца не хватит. Нам что надо? Быстро заснять сигнал и запихнуть в память. А там уже хоть год его обрабатывать можно - никуда не денется. ПЛИС будет дешевле, купить ее проще, да и прошить любой чайник сможет. К тому-же наличие ПЛИС резко уменьшает требования к процу - всю черную работу она сделает. А проц типа AVR - это хорошо - алгоритмы работы всего осцила любой сможет под себя подправить и переделать не залезая в ПЛИСину - опять-же "народный проект".

Я именно по такой схеме делал быстродействующий цифровой анализатор - там разве-что вместо АЦП уже готовые цифры были. Надо было их в память закидать по-быстрому, а потом анализировать...

Понятно. Осталось только найти человека который сможет написать программу для ПЛИС А насчет ОУ и АЦП я предлагаю смотреть в сторону TI.com - огромный выбор и того и другого и плюс к тому халяву рассылают.

С программой я помогу, такие штуки я уже делал... Правда пока только в графике, VHDL в процессе освоения...
А от Ti.com у меня АЦП уже есть, причем 60MSPS и нахаляву... И не одно...
Вот кстати пример реализации чисто силами FPGA: http://instruct1.cit.cornell.edu/course ... /index.htm

В общем будем ждать предварительных схем, а там уже видно будет

Осталось только найти человека который сможет написать программу для ПЛИС

шо ж вам всё ждать-то надо???
в первом посту все есть и схемы и исходники!
Дождались? Теперь или те и переделывайте, или вам опять чё то надо ждать?

Нам четкое ТЗ надо

надо параллельно с выводом на жки гнать данные в уарт
ФСЁ!!!

Ну, это как-то скучно, нам бы пофлудить...

А по делу:

1)Усилитель и синхросигнал. Нужен кто-то понимающий в усилках. Я понимаю, но опыта почти нет.

2)АЦП-ПЛИС-Память - это я сделаю.

3)Процессор-экран-интерфейс. - кто возьмется?

Структура классическая: шина адреса и данных. На них висит проц, ПЛИС и память. Памятью пользуются проц и ПЛИС по-очереди. ПЛИС конфигурируется записью в регистры. Так-же проц управляет уровнем и типом синхронизации и синтезатором частоты выборок (синтезатор скорее всего будет тоже внутри ПЛИС)

Алгоритм такой:
0)Процессор задает ЦАПом на компаратор уровень сигнала для синхронизации, пишет в регистор ПЛИС количество выборок и устанавливает масштаб и время.
1)Поступил синхросигнал
2)ПЛИС запускает АЦП и набирает выборки в память.
3)ПЛИС выдает прерывание "данные готовы"
4)Проц читает память и выводит на экран/интерфейс данные
5)Все с начала.