roboforum.ru

Я вижу это так:смю рисунок

Каждый моудль содержит:
1 Переферию встроенную в ЦП (хотя могут быть и модули с дополнительной переферией)
2 RAM и flash встроенную в ЦП
3 расширенное RAM доступоне только для ЦП модуля (я бы сказал 16-256 Мб)
4 Специализированое RAM Доступонео через контроллер кеша. Емкостью 0.256-4 Мб, разбит на 4-256 страниц которые синхронизируются с паматью на маме 1-16 Гб

Контроллерт кеша обеспечивает или монопольную синхронизацию или одновременную с паматью на маме.

Упс... времени пока нет распишу позже

О 4-м пункте.
Если попытаться использовать арбитр равноправного доступа то производительность системы будет очень малькая т.к. любой запрос к памяти на маме будет приостанавливать работу модуля.
Для расширения кругозора почитай чем отличаются методики работы кеш памяти у процессоров intel vs AMD.
И где возникают узкие места.

можно начать от сюда. http://ru.wikipedia.org/wiki/%D0%9A%D0%BE%D0%B3%D0%B5%D1%80%D0%B5%D0%BD%D1%82%D0%BD%D0%BE%D1%81%D1%82%D1%8C_%D0%BA%D1%8D%D1%88%D0%B0

Может не совсем в тему, но я наткнулся на такой многоядерный сигнальный процеcсор TMS320C6678, если не сама микросхема то возможно документация к ней будет интересна.

чего она рушится? будет много n-процессорных вычислялок, не больше.
есть и такая 40ка ядерная долюбилка http://www.intellasys.net/index.php?option=com_content&task=view&id=60&Itemid=75
список возможных вычислялок оочень большой, но нет критериев для камушка.

Многоядерная архитектура: проблемные аспекты
Вот наткнулся на статейку. Честно говоря не знаю поможет или нет она вам.
Лично я (не в обиду будет сказанно) уверен что универсальной многопроцессорной на микроконтралёрах вычислялки построить не получится именно в связи с законченностью(если можно так сказать) архитектуры последних. Ни тебе шины данных, ни шины адреса .
А почему бы тогда не воспользоваться каким-нибудь секционным микропроцессором(К581,К583,К588,К589,К1800)? Архитектура микропроцессорной системы
Я право не знаю - производят ли аналоги в настоящее время.