Здравствуйте.
В поцессе освоения данного трансивера столкнулся с проблемой вывода процессора
из состояния WOR, с последующим приемом нескольких пакетов.
Столкнувшимся с данной проблемой прошу уточнить алгоритмы Master/Slave устройств.
За примеры исходников данной реализации буду благодарен.