roboforum.ru

на мой взгляд лучше процессор и большая ПЛИС )

насрали мы тут у человека в блоге...

_________________
«Как сердцу выразить себя? … Мысль изреченная есть ложь!»
В этом мире меня подводит доброта и порядочность...
"двое смотрят в лужу, один видит лужу, другой отраженные в ней звезды"

Ну мы-ж по теме "срем", опытом делимся
Большая ПЛИС и процессор - зханимают больше места и жрут больше энергии. Как вариант я рассматриваю только ПЛИС с встроенным CPU (работал с Virtex-5 там PowerPC) Вот жду когда Xilinx Zinq будет доступен. Если они сделают его как и обещали по 15$ это будет бомба!

А в схемном редакторе не пробовал рисовать схемы? Это как асм в программировании...
Я в схемном редакторе делал контроллер фифо на модулях simm sdram
А потом можно схему экспортировать в верилог и смотреть как что во что превратилось. И плавно перейти на верилог.

Это именно как предлагать человеку начинать программировать, не на Паскале или Бэйсике, а на ASM. Сомнительный путь, обычно только для продвинутых инженеров которые никогда не програмировали. Конечно писать на VHDL или Verilog - требует некоторой подвижки мозга У меня ощущения были такие же как при переходе с процедурного програмирования на ООП да еще и событийно-ориентированное. Но трудно только в самом начале. Зато потом и на обычное программирование по другому смотришь. Я например стал почти все писать с помощью FSM - так оно мне понравилось

если человек спокойно набрасывает пару корпусов простой логики в схему, то gdf его путь адназначна!

Ну может я чего и не понимаю, но набросать FIFO из пары корпусов будет затруднительно. Естественно если это не FIFO-корпуса

И вообще - может действительно пора создавать раздел по FPGA? Надо это дело пропагандировать

Мне было проще начинать со схемного редактора. Это, я считаю, нужно, чтобы понять основы.

НО!!!... более-менее большие схемы (как ваша ФИФО, например), _гораздо_ удобнее писать на верилоге (или VHDL, или AHDL... лично мне с верилогом проще, VHDL - тяжеловат для моих задач). Обычно я пишу на верилоге довольно крупные куски, а в схемном редакторе рисую "блок-схему" из этих кусков.

Основной мозголомный момент для старта - понять, что "программа", хотя и написана "последовательно" текстом, выполняется ВСЯ ОДНОВРЕМЕННО. Как только этот момент проникает "в спинной мозг", все остальное (синтаксис там всякий и прочая белиберда) становится на места.



Добавлено спустя 4 минуты 9 секунд:
Хотя, может быть у кого-то другой опыт...

В чем проблема? В квартусе много чего есть

На фпга делать spi контроллеры - микроскопом гвозди забивать, мож таки pld?
Давай дадим шанс blindman понять верилог?
Зацепка есть, схемы умеет рисовать.
Нарисовать в квартусе spi контроллер - 20 минут.
Потом нажать кнопачку "Экспорт проекта в верилог"

дмитрий, ему же не просто SPI-контроллер нужен, а фифо с внешнем ОЗУ. Там практически получается три асинхронных блока... очевидно, нужна промежуточная буферизация. Схемой такое рисовать - не очень удобно.

Вот оно чо, вы уже проект делаете, а я думал только учимся...
А в схеме и такое рисуют:
http://www.pjrc.com/mp3/fpga/index.html

Ну, сдуру-то можно и шар сломать... Им если понадобится куда-нибудь "лишний" триггер воткнуть, они же умаются соседние элементики раздвигать, да и ошибиться легче легкого.

А в "программе" - просто лишняя строчка... хочешь - закомменть для отладки или для более ясного понимания. Хочешь - скопируй с сайта и по почте пошли. Оно для сложных проектов, правда, поудобнее. ИМХО, конечно.

Я еще понимаю асм дает дополнительную гибкость по сравнению с Си, например.
А тут-то что ловить? Компилятор и "схему", и "программу" одинаково компилит, только схему вводить, править, комментировать труднее и запутаться легче
По-моему

Ну да, что-то изучать без конкретной задачи - это не наш путь Наивно думал что ПЛИС - это золотая пуля Насчет того, что мыслить там надо по другому - это да, уже понял.

Я изначально и планировал на пропеллере делать - ног хватает, ОЗУ достаточно, по времени почти со всем справляется. Единственная проблема - что не получалось сделать прием SPI на нужной скорости. В итоге сделал SPI приемник на 2 внешних сдвиговых регистрах.


Я упоминал EPM3064A - она же CPLD? А вообще разница между ними в чем - только в технологии? А программы пишутся одинаково?

_________________
Проект [[Open Robotics]] - универсальные модули для построения роботов
Модули Open Robotics можно приобрести в магазине shop.roboforum.ru

---

Day OFF? You must be pulling my leg! Stop making humor before someone sees you, fool!

---

Да. Сейчас границы настолько размыты, что можно не классифицировать.

А по-моему граница у них всегда пролегала в типе конфигурационной памяти - у CPLD она сразу энергонезависимая, прошил и пользуйся сколько хочешь, просто как логической схемой, а у FPGA это ОЗУ, и туда при подаче питания надо грузить данные из внешней памяти или контроллера. Или я отстал от жизни и бывают варианты?

Да не, вроде все так и осталось. Но учитывая, что прошивка ПЛИСа может лежать в SPI dataflash (стоимость копеечная), то отличаются они только емкостью.